TDTS 52 DATORARKITEKTUR

/Computer Organization and Architecture/

Mål

Kursen skall ge grundläggande kunskaper om hur datorer fungerar och en översikt över datorsystems uppbyggnad, speciellt behandlas hårdvara, organisationsformer, samt parallella datorsystem.

Förkunskaper

TSEA 04 Digitalteknik.
TDDB 31 Orientering i IT Infrastrukturer.

Organisation

Kursen består av föreläsningar och en fallstudie, där uppgiften är att analysera en av de aktuella (kommersiella) datorarkitekturmodellerna.

Kursinnehåll

Komponenter: centralenhet, primäminne, sekundärmine, cacheminne, virtuellt minne, in/ut-enheter, och förbindelsestruktur. Instruktionsuppsättning, maskinära programmering, mikroprogrammering, pipelining av instruktionsexekvering, samt introduktion till datorarkitektur. RISCs och parallella datorsystem. Klassificering av datorsystem.

Kurslitteratur:

William Stallings: Computer Organization and Architecture, 5th edition, Prentice Hall International, Inc., 2000.

Examination:

Examination sker genom skriftlig tentamen. Första tentamentstillfället är Onsdagen den 6 juni 2001 kl. 8 - 12.
Fallstudierna utförs av en grupp om cirka 4 personer och uppgiften är att göra en fallstudie på en processor, skriva en rapport, presentera rapporten samt opponera på en rapport.

Kursansvarig:

Petru Eles (kursledare, föreläsningar), Hus E++, 1 tr, rum 230, tel 28 13 96, e-post petel@ida.liu.se.
Sorin Manolache (kursassistent, fallstudierna), Hus E++, 1 tr, rum 225, tel 28 14 70, e-post sorma@ida.liu.se
Gunilla Mellheden (course secretary), Hus E++, 1tr, rum 226, tel 28 22 97, e-post gunme@ida.liu.se.

Kursens omfattning:

24 timmar föreläsningar. Fallstudier som skall redovisas med en rapport.

Preliminary course topics (Lectures are given in English):

Introduction:
- Short review of basic architecture issues discussed at TDDB31.
- The von Neumann architecture.
- The Computer System.
- Outline of the course.
The Memory System:
- Components of the memory system.
- The memory hierarchy.
- Cache memories.
- Virtual memory.
Input/Output Handling:
- Input/Output devices.
- I/O modules.
- Interrupts and I/O.
- Programmed and interrupt driven I/O.
- Direct memory access.
- Bus interconnection.
The Instruction Set:
- Machine instructions and their type.
- Addressing modes.
- Instruction formats.
Internal Structure and Functioning of the CPU:
- Internal structure of the CPU.
- Register organization.
- Instruction pipelining.
Pipeline Hazards and Branch Penalties:
- Pipeline hazards.
- Reducing branch penalties.
- Delayed branching.
- Branch prediction.
Reduced Instruction Set Computers:
- Why do we need RISCs? The semantic gap.
- Main characteristics of RISC architectures.
- Are RISCs better then CISCs?
Superscalar Processors:
- Superpipelining.
- Features of superscalar architectures.
- Data dependencies.
- Policies for parallel instruction execution.
- Register renaming.
The Control Unit:
- Microoperations and control signals.
- The control unit - basic tasks.
- Hardwired control.
- Microprogrammed control.
Architectures for Parallel Computation:
- Parallel computation and parallel programs.
- A classification of computer architectures.
- The interconnection network.
- Array processors, multiprocessors, and multicomputers.
- Vector processors.

6-March-2001 12:22